నైరూప్య

Delay Locked Loop Using Glitch Free Nand- Based DCDL

S.Kokilamani, K.R.Nimisha

A delay locked loop (DLL) is used to synchronize the external and internal clock. This is used to reduce the clock-deskew problem. The main block in DLL is delay line. Digitally controlled delay lines (DCDL) exhibits a glitching problem. This glitching problem is reduced by using NAND-Based DCDL. Sense amplifier based driving circuit is used to control the control bits in DCDL. The proposed DCDL is adopted in the DLL in order to reduce the power and delay time.

నిరాకరణ: ఈ సారాంశం ఆర్టిఫిషియల్ ఇంటెలిజెన్స్ టూల్స్ ఉపయోగించి అనువదించబడింది మరియు ఇంకా సమీక్షించబడలేదు లేదా నిర్ధారించబడలేదు

జర్నల్ ముఖ్యాంశాలు

అడాప్టివ్ సిగ్నల్ ప్రాసెసింగ్ అసమకాలిక యంత్రాలు ఆప్టికల్ కమ్యూనికేషన్ ఆర్టిఫిషియల్ ఇంటెలిజెన్స్ మరియు ఎలక్ట్రికల్ ఇంజనీరింగ్‌కి అప్లికేషన్ ఎలక్ట్రానిక్ మెటీరియల్స్ ఎలక్ట్రానిక్స్‌లో ఆర్టిఫిషియల్ ఇంటెలిజెన్స్ ఎలక్ట్రిక్ డ్రైవర్లు మరియు అప్లికేషన్ డిజిటల్ సిగ్నల్ ప్రాసెసింగ్ నియంత్రణ సిద్ధాంతం మరియు అప్లికేషన్ నిర్ధారణ మరియు సెన్సింగ్ సిస్టమ్స్ పవర్ ఎలక్ట్రానిక్ కన్వర్టర్ల విశ్లేషణ ప్రాథమిక ఎలక్ట్రికల్ ఇంజనీరింగ్ బయో ఎలక్ట్రానిక్స్ లోడ్లు మరియు ఎలక్ట్రికల్ పవర్ కన్వర్టర్ యొక్క ఎలక్ట్రికల్ మరియు దోపిడీ లక్షణాలు విద్యుత్ నాణ్యత మరియు సరఫరా ఖర్చు యొక్క ఆర్థిక అంశాలు విద్యుత్ యంత్రాలు విద్యుదయస్కాంత ట్రాన్సియెంట్స్ ప్రోగ్రామ్‌లు (EMTP) వైర్లెస్ నెట్వర్కింగ్ శాటిలైట్ కమ్యూనికేషన్ సెమీకండక్టర్ టెక్నాలజీ

ఇండెక్స్ చేయబడింది

Academic Keys
ResearchBible
CiteFactor
కాస్మోస్ IF
RefSeek
హమ్దార్డ్ విశ్వవిద్యాలయం
విద్వాంసుడు
ఇంటర్నేషనల్ ఇన్నోవేటివ్ జర్నల్ ఇంపాక్ట్ ఫ్యాక్టర్ (IIJIF)
ఇంటర్నేషనల్ ఇన్స్టిట్యూట్ ఆఫ్ ఆర్గనైజ్డ్ రీసెర్చ్ (I2OR)
కాస్మోస్

మరిన్ని చూడండి